home *** CD-ROM | disk | FTP | other *** search
/ PC Electronics Plus 3 / PC Electronics Plus 3.iso / pads / startupl.asc < prev    next >
Text File  |  1993-10-05  |  8KB  |  179 lines
  1. *PADS2000-MILS* DESIGN DATABASE ASCII FILE
  2. *PCB*        GENERAL PARAMETERS OF THE PCB DESIGN"
  3.  
  4. UNITS        0              2=Inches 1=Metric 0=Mils
  5. USERGRID     50             Space between USER grid points
  6. MAXIMUMLAYER 2              Maximum routing layer 
  7. WORKLEVEL    1              Level items will be created on
  8. DISPLAYLEVEL 0              toggle for displaying working level last
  9. LAYERPAIR    1      2       Layer pair used to route connection
  10. VIAMODE      T              Type of via to use when routing between layers
  11. LINEWIDTH    12             Width items will be created with
  12. TEXTSIZE     100    10      Height and LineWidth text will be created width
  13. JOBTIME      6              Amount of time spent on this PCB design
  14. DOTGRID      1000           Space between graphic dots
  15. SCALE        2.000          Scale of window expansion
  16. ORIGIN       10000   10000  User defined origin location
  17. WINDOWCENTER 14091.1 9039.91  Point defining the center of the window
  18. BACKUPTIME   5              Number of minutes between database backups
  19. REAL WIDTH   50             Widths greater then this are displayed real size
  20. ALLSIGONOFF  1              All signal nets displayed on/off
  21. ALLLENMINTYP 64             All signal nets length minimization type
  22. REFNAMESIZE  100    10      Height and LineWidth used by part ref. names
  23. PADTOPAD     12             Pad to Pad checking spacing
  24. PADTOTRACK   12             Pad to Track checking spacing
  25. TRACKTOTRACK 12             Track to Track checking spacing
  26. HIGHLIGHT    1              High light nets flag
  27. APFLAGS      0              autoplacement flags
  28. MEMRUT       700            component distance for memory router
  29. PWRRUT       150            angle distance for power/ground router
  30. MAZRUT       21             maze router options
  31. VIARUT       50             distance between via grids for maze router
  32. JOBNAME      MYJOB001            
  33.  
  34. *REMARK*  Colors 0-16 for levels 1-30
  35.  
  36. LINCOL 5 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  37. TXTCOL 5 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  38. TRKCOL 5 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  39. COPCOL 5 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  40. PADCOL 5 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  41. VIACOL 5 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  42. ERRCOL 5 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  43. CMTCOL 5 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  44. CMBCOL 0 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
  45. COMCOL 13 0 0 0
  46. CONCOL 3
  47. FBGCOL 15 0
  48. HATCHGRID    50             Copper pour hatching grid
  49. TEARDROP     0              Teardrop tracks
  50. SROUTGRID    25             SuperRouter routing grid
  51. SROUTLWID    12             SuperRouter standard line width
  52. SROUTCLR     13             SuperRouter standard clearance
  53. SROUTSTRAT1  0              SuperRouter strategy
  54. SROUTSTRAT2  0              SuperRouter strategy
  55. SROUTSTRAT3  0              SuperRouter strategy
  56. SROUTSTRAT4  0              SuperRouter strategy
  57. SROUTSTRAT5  0              SuperRouter strategy
  58. SROUTSTRAT6  0              SuperRouter strategy
  59. SROUTSTRAT7  0              SuperRouter strategy
  60. SROUTSTRAT8  0              SuperRouter strategy
  61. SROUTSTRAT9  0              SuperRouter strategy
  62. SROUTSTRAT10 0              SuperRouter strategy
  63. SROUTSTRAT11 0              SuperRouter strategy
  64. SROUTSTRAT12 0              SuperRouter strategy
  65. SROUTSTRAT13 0              SuperRouter strategy
  66. SROUTSTRAT14 0              SuperRouter strategy
  67. SROUTSTRAT15 0              SuperRouter strategy
  68. SROUTSTRAT16 0              SuperRouter strategy
  69. SROUTSTRAT17 0              SuperRouter strategy
  70. SROUTSTRAT18 0              SuperRouter strategy
  71. SROUTSTRAT19 0              SuperRouter strategy
  72. SROUTSTRAT20 0              SuperRouter strategy
  73. SROUTSTRAT21 0              SuperRouter strategy
  74. SROUTSTRAT22 0              SuperRouter strategy
  75. SROUTSTRAT23 0              SuperRouter strategy
  76. SROUTSTRAT24 0              SuperRouter strategy
  77. SROUTSTRAT25 0              SuperRouter strategy
  78. SROUTSTRAT26 0              SuperRouter strategy
  79. SROUTSTRAT27 0              SuperRouter strategy
  80. SROUTSTRAT28 0              SuperRouter strategy
  81. SROUTSTRAT29 0              SuperRouter strategy
  82. SROUTSTRAT30 0              SuperRouter strategy
  83. SROUTSTRAT31 0              SuperRouter strategy
  84. SROUTSTRAT32 0              SuperRouter strategy
  85. ROUTFLAGS    8              Router flags
  86. THERLINEWID  10             Copper pour thermal line width
  87. ROUTLYRDIR1  1   1   75  50  Router layer directions
  88. ROUTLYRDIR2  2   1   25  50  Router layer directions
  89. ROUTLYRDIR3  1   1   75  50  Router layer directions
  90. ROUTLYRDIR4  2   1   25  50  Router layer directions
  91. ROUTLYRDIR5  1   1   75  50  Router layer directions
  92. ROUTLYRDIR6  2   1   25  50  Router layer directions
  93. ROUTLYRDIR7  1   1   75  50  Router layer directions
  94. ROUTLYRDIR8  2   1   25  50  Router layer directions
  95. ROUTLYRDIR9  1   1   75  50  Router layer directions
  96. ROUTLYRDIR10 2   1   25  50  Router layer directions
  97. ROUTLYRDIR11 1   1   75  50  Router layer directions
  98. ROUTLYRDIR12 2   1   25  50  Router layer directions
  99. ROUTLYRDIR13 1   1   75  50  Router layer directions
  100. ROUTLYRDIR14 2   1   25  50  Router layer directions
  101. ROUTLYRDIR15 1   1   75  50  Router layer directions
  102. ROUTLYRDIR16 2   1   25  50  Router layer directions
  103. ROUTLYRDIR17 1   1   75  50  Router layer directions
  104. ROUTLYRDIR18 2   1   25  50  Router layer directions
  105. ROUTLYRDIR19 1   1   75  50  Router layer directions
  106. ROUTLYRDIR20 2   1   25  50  Router layer directions
  107. ROUTLYRDIR21 1   1   75  50  Router layer directions
  108. ROUTLYRDIR22 2   1   25  50  Router layer directions
  109. ROUTLYRDIR23 1   1   75  50  Router layer directions
  110. ROUTLYRDIR24 2   1   25  50  Router layer directions
  111. ROUTLYRDIR25 1   1   75  50  Router layer directions
  112. ROUTLYRDIR26 2   1   25  50  Router layer directions
  113. ROUTLYRDIR27 1   1   75  50  Router layer directions
  114. ROUTLYRDIR28 2   1   25  50  Router layer directions
  115. ROUTLYRDIR29 1   1   75  50  Router layer directions
  116. ROUTLYRDIR30 2   1   25  50  Router layer directions
  117. SROUTBORDER  12             SuperRouter border distance
  118. COPPOURSPACE 25             Copper Pour Spacing
  119. ALLSIGFLAGS  0              ALL Signal Flags
  120. PSROUTEBOX   200    200     Push & Shove Route Box Size
  121. PSVIAGRID    0              Push & Shove Via Grid
  122. PSROUTEFLAGS 6              Push & Shove Router Flags
  123. PSVIACOST    50             Push & Shove Via Cost
  124. PSRETRYCOST  50             Push & Shove Retry Cost
  125. PSLIMITCOST  85             Push & Shove Angled route limit Cost
  126. PSATTEMPTS   3              Push & Shove max number of route attempts
  127. PADFILLWID   10             CAM finger pad fill width
  128.  
  129. *LINES*      LINES ITEMS
  130.  
  131. *REMARK*  NAME  TYPE  XLOC YLOC PIECES TEXT 
  132. *REMARK*  PIECETYPE  CORNERS WIDTH LEVEL PINNUM
  133. *REMARK*  XLOC YLOC BEGINANGLE DELTAANGLE
  134. *REMARK*  XLOC YLOC ORI  LEVEL  HEIGHT WIDTH  MIRRORED
  135.  
  136.  
  137. *PARTDECAL*  ITEMS
  138.  
  139. *REMARK*  NAME  ORIX ORIY NMX NMY NMORI PIECES TERMINALS STACKS TEXT
  140. *REMARK*  PIECETYPE  CORNERS WIDTH LEVEL PINNUM
  141. *REMARK*  XLOC YLOC BEGINANGLE DELTAANGLE
  142. *REMARK*  XLOC YLOC ORI  LEVEL  HEIGHT WIDTH  MIRRORED
  143. *REMARK*  T XLOC YLOC  NMXLOC NMYLOC
  144.  
  145. *REMARK*  PAD PIN STACKLINES
  146. *REMARK*  LEVEL SIZE SHAPE FINORI FINLENGTH FINOFFSET DRILL
  147. *REMARK*  LEVEL SIZE SHAPE IDIA DRILL
  148.  
  149. STANDARDVIA      I 0 0 0 0 0    0  1 1
  150. T0 0 0 0
  151. PAD 0 3
  152. -2 25  R   37  
  153. -1  25  R    
  154. 0  25  R  
  155.  
  156. BURIEDVIA        I 0 0 0 0 0    0  1 1
  157. T0 0 0 0
  158. PAD 0 3
  159. -2 15  R   10  
  160. -1 15  R  
  161. 0 15  R  
  162.  
  163. MICROVIA         I 0 0 0 0 0    0  1 1
  164. T0 0 0 0
  165. PAD 0 3
  166. -2 15  R   10  
  167. -1  35  A   5  
  168. 0  15  R  
  169.  
  170.  
  171.  
  172.  
  173.  
  174.  
  175.  
  176.  
  177. *END*     OF ASCII OUTPUT FILE
  178. 
  179.